#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平11-122257

(43)公開日 平成11年(1999)4月30日

(51) Int.CL <sup>6</sup>		識別記号	FI		
H04L 12	2/28		H04L	11/20	Н
H04Q 3	3/00		H04Q	3/00	
			H04L	11/20	C


#### 審査請求 未請求 請求項の数2 OL (全 8 頁)

(21)出職番号	<b>特膜平9-281930</b>	(71) 出願人	000005108
			株式会社日立製作所
(22) 出嫡日	平成9年(1997)10月15日	1	東京都千代田区神田駿河台四丁目6番地
		(71) 出願人	000153454
			株式会社日立インフォメーションテクノロ
			ジー
			神奈川県泰野市堀山下 1 番地
		(72)発明者	松山 信仁
			神奈川県秦野市堀山下1番地 株式会社:
			立インフォメーションテクノロジー内
		(74)代理人	弁理士 筒井 大和
			最終頁に続く

### (54) 【発明の名称】 共通パッファ型スイッチ

【課題】 セルバッファアドレスポインタFIF〇の数 を大幅に増加させることなく、高効率なトラフィック制 御を行う。

【解決手段】 共通バッファ制御部8は、使用するセル バッファアドレスFIFO番号を取得し、セルを共通バ ッファ4に格納するアドレスを空きアドレスFIFO1 〇から取得し、共通バッファ4に転送されたセルのヘッ ダ、ペイロードを共通バッファ4に書き込み、空きアド レスFIFO10から取得したアドレスを対応するセル バッファアドレスポインタFIFO11,  $\sim 11$ 。 にキ ューイングする。キューイングされたセルは共通バッフ ァ制御部8のセル出力タイミングに基づきセルバッファ アドレスポインタFIFO11、~11。から格納セル アドレスを読み出して共通バッファ4に格納されたセル を読み出してセルを出力し、レベルの高いクラスほど優 先的に読み出す。



#### 【特許請求の範囲】

【請求項1】 セルを共通バッファに一時的に記憶し、 読み出し順序を制御することによりルーティングを行う 共通バッファ型スイッチであって、

前記共通バッファに格納されたセルがキューを構成する ように前記共通バッファ内のセル格納アドレスを順次記 憶する複数のセルバッファアドレスポインタFIFO

前記セルバッファアドレスポインタFIFOの各々における出力ボートの割り当てならびに優先クラスの割り当てを行うFIFO割り当てテーブルが格納された第1の 格納部と

前記第1の格納部のF1FO割り当てテーブルに定義された情報に基づいてセルのキューイングを制御する共通 バッファ制御部とを備えたことを特徴とする共通バッフ ァ型スイッチ。

【請求項2】 請求項1 記載の共通パッファ型スイッチ において、前記F1 F0 解り当てテーブルに定義された 情報に基づいて構成した優先キューにおける読み出し制 御を指定するもの読み出し制御テーブルが格納された第 2の格飾器を設けたことを特徴とする共通パッファ型ス イッチ。

### 【発明の詳細な説明】

# [0001]

【発明の属する技術分野】本発明は、共通バッファ型ス イッチに関し、特に、ATM(Asynchronous Transfer Mode)スイッチにおけるト ラフィック制御に適用して有効な技術に関するものであ フィ

#### [0002]

【従来の技術】本発明基が検討したところによれば、固 定長のセルをルーティングするATM交換機などでは、 たとえば、セルを大容量の共適化されたパッファに一旦 記憶し、読み出しの順序を制御することによってルーティングを行う共通パッファ型スイッチが用いられている。

[0003] これは、出カボートに対応してセルバッフ アアドレスポインタFIFO (First In Fi rst Out)を設けておき、入力されたセルを共通 バッファに搭納するとともに、それぞれのセルの格納ア ドレスを各せいの出力先の出力が一トに対応するセルバ ッファアドレスポインタFIFOに書き込み、セル出力 タイミングに基づき共通パッファに格納されているセル だ付き数分出して出力するものである。

【0004】このような共動パッフ・型スイッチにおいて遅延、廃棄制御などの優先制御を行うためには、出力ボトト毎に2つまたは4つ程度のセルをキューイングする優先キューを取け、この機先キューにセルを書き込む際にキューのたまり具合を見ながら廃棄制御を行い、洗み出す際にキューから読み出す順番を優先づけすること

で遅延制御を行い、優先制御機能を実現している。

【0005】また、優先キューが多ければ多いほど、き か細かい優先制質(たとえば、音声、動画、データとい った特性の異なるトラフィックの使用する優先キューを 分けることにより、その他のトラフィックの影響を受け なくする劇節など)が可能となる。

【0006】なお、この棚のATMについて詳しく途べ てある文献としては、1996年7月1日、株式会社プ スキー発行、マルチメディア連信学会(編)、「標準A TM教料書」P50~P56があり、この文獻には、A TM教料機はおける各種のトラフィック制御について記 載されている。

## [0007]

【発明が解決しようとする課題】ところが、上記のよう な共通バッファ型スイッチでは、次のような問題点があ ることを本発明者は見い出した。

【0008】きめ細かい優先制御を実現するためにセル の優先キューを増やそうとする場合、セルの優先キュー の数に応じて前途したセルバッファアドレスポインタF IFOを増やす必要がある。

【0009】たとえば、ボート数が16、セルバッファ 容量が32 k エントリ、ボート当たりの優先クラスが1個しかない北通バッファスイッチを構成しようとした場合。セルバッファを構成するために必要なメモリ容量は、対1.7メガバイト(53バイトメ32k)であり、セルバッファアドレスボインタFIFOを構成するために必要なメモリ容量は、1メガバイト(16ボート×32kエントリ×2バイト×タラス1)である。

【0010】しかし、セルバッファ容量は32kセル (1.7xガバイト)のままにしておき、各ボート当たり の煙先クラスを8タラスに贈ぐした場合、セルバッファ アドレスポインタFIFOを構成するために必要なメモ リ容量は8メガバイト(32kエントリ×2パイト×1 6ボート×8クラス)となり、これはセルバッファ容量 の1.7xガバイトに比べて約4.7倍の値となる。

【0011】すなわち、優先制御のためのボート当たり の優先クラスを増やそうとすると、セルバッファを構成 するメモリ容量に比べてセルバッファと様式 キューを構成するメモリ容量の方が多くなり、コスト面 や実装面での実現が難しくなるという問題がある。

【0012】本発明の目的は、セルバッファアドレスポインタFIFOの数を大幅に増加させることなく、高効率なトラフィック制御を行うことのできる共通バッファ型スイッチを提供することにある。

#### [0013]

【課題を解決するための手段】本発明の共通バッファ型 スイッチは、共通バッファに格納されたセルがキューを 構成するように該共通バッファ内のセル格納アドレスを 順次記憶する複数のセルバッファアドレスポインタF I FOと、セルバッファアドレスポインタFIFOの各々における出力ボートの割り当てならびに優先クラスの割り当てをおります。1の結構能と、当該第1の結構能のFIFO割り当てテーブルが指摘された第1の結構能と、当該第1Fの結構能をが、セルベーングを制御する共通パッファ制御部とを備えたものである。
【0014】また、本発明の共通パッファ型スイッチは、前部FIFの割り当でテーブルと策義された情報に基づいて構成した優先キューにおける読み出し制御を指案がいて構成した優先キューにおける読み出し制御を指案がある時代ものである。

【0015】以上のことにより、ボート毎の優先優先ク ラス数を増減できるので、少ないセルバッファアドレス FIFOで、効率よくトラフィック制御を行うことがで きる。

### [0016]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。

【0017】(実験の形態1)図1は、本発明の実験の 形態1による共通バッファ型スイッチのブロック図、図 2、図3は、本発明の実態の形態1による共通バッファ 型スイッチに用いられるそれぞれ異なる例のFIFの実態 の形態1による共通バッファ型スイッチの共通バッファ に構成されるキュー構成のそれぞれの異なる例の説明 図、図6は、本発明の実験の形態1に用いられるセルの フォーマット図、図7は、本発明の実験の形態1による 共通バッファ型スイッチの共通バッファ朝時部における セルのフォーマットプロック図である。

【0018】本集練の形態1において、共通バッファ型 ATMスイッチ1は、ATM-LAN(Local A rea Network)のATM交換機を比用いら れるATMセルフルーティング・スイッチの1つであ 。この共通バッファ型スイッチ1は、諸ATM-LA Nの回縁網をかして複数の入力ボートPO~Pnに入力 されたセルS(図6)を多重化するセル多重節2を備え ている

【0019】また、セル多重部2は、該セル多重部2か ら多重出力されたセルらを転送する信号線3を介して共 通バッファ4に接続されている。共通バッファ4は、セ ル多重部2から多重出力されたセルSを一時的にバッフ ァリングする。

[0020] さらに、共通バッファ4は、該共通バッフ す4から読み出されたセルミを転送する信号線5を介し てセル労電部6に接続されている。このセル労部部6 は、共通バッファ4から読み出されたセルSを受け数 り、複数の出力ポートP00~P0nにおける所定の出 カボートに分降する。

【0021】また、セル多重部2は、ルーティング情報 転送インタフェース線7を介して共通バッファ制御部8 に接続されている。この共通バッファ制御部8は、制御 信号線9を介して共通バッファ4に接続されている。

[0022] 共通バッファ制御部名には、共通バッファ 4の空きバッファアドレスを順次記憶する空きアドレス FIFO10、およびセルバッファアドレスポインタド IFO11、~11。が接続されている。このセルバッ ファアドレスポインタドIFO11、~11。は、サ ボッファイと信納されたセルSがキューを構成するよう に共通バッファ4内におけるセル格納アドレスを順次格 計する。

【0023】さんに、共通バッファ刺刺部系には、テー 力ル格納部(第1の格納部)12が接載されている。テ ーブル格納部12には、それぞれのセルバッファアドレ スポインタFIFО11、一11。をどの出力ボートP 00ーPOnの、どの優先クラスに割り当てるかを定義 するFIFの割りモデーブルドが始結されている。 共通バッファ刺刺部名は、このFIFO割り当てデーブ ルFTに定義された情報に基づいて共通バッファ4に対 するセルとのサニーイングを刺削する。

【0024】テーブル格納部12に格納されているFIFD割 当てテーブル下には、図2 (図3に示すよう は、共連パッフ・制御部名が様々な優先制御機能を制御するために定義された種2の割り当て精御のテーブルが「は、出力ボートPの〇ーPOn(図1)の番号である出力ボート番号り1と優先クラス番号り2に対応してセルバッファアドレスポインク番号り3が書き込まれており、これらFIFO割り当てデーブルドでは、優先クラス番号り2の変義が異なっている。

【0025】ここで、図2および図3に示されるFIF の割り当てテーブルFTにおいて定義されるキュー構成 を図4、図5を用いて説明する。

【0026】まず、図2におけるFIFO割り当てテー ブルド丁で定義した割り当て情報の場合、図4に示すように、すべてのポート番号の-Nに4つの優先クラスが あり、すべて同じキュー構成となるように定義される。 [0027] ープ、図3のFIFO割り当てテーケード 丁で達義した割り当て情報の場合、図5に示すように、 優先キューの数が2つあるポートと優先キューの数が2 つあるボートと優先キューの数が2

【0028】ここで、ATM - LANの回線網を介して 実施パッファ型スイッチ1の複数のス力ポートPOへP nに入力されるセルSのフォーマットについて説明す る。セルSは、図らに示すように、どの成型パスを使用 さめを説明さなための仮型パスを検別 まるかを説明さなための仮型パスを検別 そ(VC1)、ユーザ情報のタイプを示すペイロードタ イブ、およびペッダ派り割卸コードなどからなるペッグ 旧と、ユーザデータを転送するフィールドであるペイロ ードPによって確定されている。 【0029】また、共通パッファ型スイッチ1ド部において、セルSが自己ルーティングを行う精管であるといる1のフォーマットについて説明すると、セルS1は、図7に示すように、出力ボートPOローPOn(図1)、低期付付ける比不参导である出力が一ト番号で18よび優先クラス番号で2からなるルーティング情報フィールドPと、前速したヘッダH、およびペイロードPとによって構成されている。

【0030】次に、本実施の形態の作用について図1~ 図3、図6、図7を用いて説明する。

[0031]ます、セル多無部2は、入力ボートP0~ Pnから入力されたセルSのヘッダHに格納されている 仮想パス識別子ならびに仮想チャネル識別子から予め設 定されている出力ボートP00~P0nの番号である出 力ボート番号で1、優先クラス番号C2のルーティング 情報と相る。

【0032】そして、セル多重部2は、これらルーティング情報を共通バッファ新脚部8に転送するとともに、 セルSのヘッグHおよびペイロードPを共通バッファ4 に転送する。

【0033】また、共通バッファ制御部8は、セル多重 第2から送られてくる出力ボート番等61と優先クラス 番号62を受け取ると、テープル格制部12に格納され たFIFO割り当てテープルFTを検索するととによっ て複数のセルバッファアドレスポインタFIFO11; ~11, のどのセルバッファアドレスポインタ番号D3 半肌パモューイングを行うかを認識する。

【0034】さんに、共通バッファ制御部系は、出力ボート番号の1、億先クラス番号の 2とFIFの割り当てテーブルドアの出力ボート番号の1、億先クラス番号の 2とが一数するエントリを検索し、他用すべきセルフバッファドレスポインタ番号の3を得ることができる。【0035】そして、共通バッファ制御部名は、前述した方法によって使用すべきセルバッファドレスポインタ番号を取得すると同時に、セルSを共通バッファ4に格納するためのアドレスを空きアドレスFIF010かた評価オホ

【0036】次に、共漸パッア・制制第8は制制電号を 出力し、先にセルを重都2から共満パッファイルに設 北たセルSのヘッグHおよびペイロードPを共通パッフ ァイはご書き込むと同時に、空きアドレスFIFの10 お取得したセルSのアドレスを対所するセルパッファア ドレスポインタFIFの11。~11。にキューイング オス

【0037】共通バッファ制御部8は、そのセル出力タ イミングに基づきキューイングされた各々のセルバッフ ァアドレスポインタFIFO11』~11。から格約セ ルアドレスを読み出し、それに基づいて共通バッファ4 に格納されているセルSを読み出して出力する。

【0038】よって、1つの出力ポートの複数の優先キ

ューにセルSが輻輳した場合に、レベルの高いクラスほ ど優先的に読み出すように制御を行うことができる。

【0039】それにより、本実施の形態「では、FIF の割り当てテーブルドアの設定値を要求仕様に応じて直 をにかえることにより、出力ボートPOO〜PO n毎の 優先キューをフレキシブルに変更させることができるの で、少さいセルバッファアドレスポインタド IFO11 1〜11。により、効率の良いトラフィック制質を行う ことができる。

【0040】(実施の形態2)図8は、本発明の実施の 形態2による共通バッフ・型スイッチのブロック図、図 9、図10は、本発明の実施の形態2による共通バッフ ァ型スイッチに用いられるセル読み出し割御デーブルの それぞり集かる例の説明限でする。

【0041】本実施の形態2においては、共通バッファ型スイッチ1に、図8に示すように、セルテーブル格納部(第2の格納部)13が設けられ、このセルテーブル格納部13には、セル読み出し制御テーブルSTが格納されている。

【0042】このセル読み出し制御テーブルSTは、図 9、図10に示すように、各出力ボート番号E1に対応 する優先制御、ならびに重みづけの比率が定義された種 々のテーブルである。

【0043】例示的に示された図9、図10のセル読み 出し制御テーブルSTには、出力ポートP00~P0n (図8)の番号であるそれぞれの出力ポート番号E1

と、その出力ポートE1に対応する優先制御の定義である優先制御モードE2と、重みづけの比率の定義である 詳細情報E3とが書き込まれており、これらのセル読み 出し制御テーブルSTでは、優先制御モードE2および 詳細情報E3の定義が異なっている。

【0044】また、このセル読み出し制御テーブルST は、テーブル格納部12に格納されたFIFO割り当て テーブルFTで定義された情報に基づき構成したキュー 読み出し制御方法を指定する。

【0045】優先制御モードE2には、どのような読み 出しを行うかといった動作モードにかかわる情報が発動 されている。ここでは、優先制御モードE2のフィール ドに'0'が書かれている場合は完全優先制御を、' 1'が書かれている場合には重みづけ優先制御を、'

2'が書かれている場合は均等制御を意味するものとする。

【0046】また、完全優先制御は、キューの番号が小 さいほど優先順位が高く、優先順位の高いキューにセル が溜まっている間は、優先順位の低いキューのセルは読 み出さないようにする制御である。

【0047】さらに、重みづけ優先制御よ、各キューの 重みづけ情報として詳細情報E3のフィールドに各キュ の此率が書き込まれている。複数のキューにセルが滞 留した場合、この詳細モードE2のフィールドに基づい て読み出しを行う制御である。

【0048】また、均等納削は、複数のキューにセルが 滞留した場合、すべてのキューの読み出しが均等になる ような制御である。さらに、このセル読み出し制御テー ブルSTに各キューの帯被管理情報(読み出し速度を規 定する情報)を格納しておき、これに基づいてセルの読 み出し細胞を行うようにしてもよい。

【0049】ここで、たとえば、FIFO割り当てテー ブルFT (図2) の情報によれば、先に述べたようにす べてのボー番号0~Nに4つの優先クラスがあり、図 4に示すようにすべての出力ボートPO0~POnが4 つのキュー権成となるように定義されている。

【0050】これに対応するセル酸み出し料解デーブル STによるとボート番号のは、優先術衡モードE2が の"で完全優先網刺となり、図4におけるキュー番号2 03よりもキュー番号202が、キュー番号202より もキュー番号201が、キュー番号201よりもキュー 番号20の優先的に該み出されることになる。

【0051】また、ボート番号1は、優先制御モードE 2が 11 であるので重かづけ優先制御となり、図4の キュー番号204~207の読み出し比率は同じエント リの詳細情報已3の値を参照して、8:4:2:1の割 合で読み出されることになる。

[0052] さらに、ボー番号Nもボート番号0と同様に、後先期御モードE2が、0、で完全優先情報となり、図4におけるキュー番号20M上りもキュー番号20M-1がキュー番号20M-1がキュー番号20M-2よりもキュー番号20M-2が長光時に誇み出されることになる。

【0053】一方、図3のFIFO割り当てテーブルF Tによれば、図5に示すような優先キューの数が6つあ る出力ボートと優先キューが6つある出力ボートが交互 に現れるように定義される。

【0054】これに対応する図10におけるセル競み出 し制御テーブルSTによると、ボート番号のは優先制御 モードE2が 1 であるから重みづけ優先制御なみ、図5におけるキュー番号20~205の読み出し 比率は、同じエントリの詳細情報E3の値を参照して、

32:16:8:4:2:1の割合で読み出される。 【0055】また、ボート番号1は、優先制御モードE 2が1で重みづけ優先制御となり、図5におけるキュー 番号Mよりもキュー番号M-1が優先的に読み出される ことになる。

【0056】それにより、本実施の形態2においては、 セル読み出し制御テプルSTの値を自由に変更するこ とができるので、それそれの出力ボートPO〇POO 毎の優先制御をフレキシブル変更することができる。 効率の良いトラフィック制御を行うことができる。

【0057】本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能で

あることはいうまでもない。

[0058]

【発明の効果】

(1) 本発明によれば、出力ボート毎の優先クラス数を 自由にマッピングできるので、少ないセルバッファアド レスポインタFIFOにより、効率よくトラフィック制 御を行うことができる。

【0059】(2)また、本発明では、セル読み出し制 御テーブルの値を自由に変更することができるので、そ れそれの出力ボート毎の優先制質をフレキシブル変更す ることができ、より効率の良いトラフィック制御を行う ことができる。

【0060】(3) さらに、本発明においては、上記 (1)、(2)により、共適バッファ型スイッチを低コ ストでかつ小型化することができる。 【図面の簡単な説明】

【図1】本発明の実施の形態1による共通バッファ型ス イッチのブロック図である。

【図2】本発明の実施の形態1による共通バッファ型ス イッチに用いられるFIFO割り当てテーブルの一例の 説明図である。

【図3】本発明の実施の形態1による共通バッファ型ス イッチに用いられるFIFO割り当てテーブルの他の例 の説明図である。

【図4】本発明の実施の形態1による共通バッファ型ス イッチの共通バッファに構成されるキュー構成の一例の 説明図である。

【図5】本発明の実施の形態1による共通バッファ型ス イッチの共通バッファに構成されるキュー構成の他の例 の説明図である。

【図6】本発明の実施の形態1に用いられるセルのフォーマット図である。

【図7】本発明の実施の形態1による共通バッファ型ス イッチの共通バッファ制御部におけるセルのフォーマットブロック図である。

【図8】本発明の実施の形態2による共通バッファ型スイッチのブロック図である。

【図9】本発明の実施の形態2による共通バッファ型ス イッチに用いられるセル読み出し制御テーブルの一例の 説明図である。


【図10】本発明の実施の形態2による共通バッファ型 スイッチに用いられるセル読み出し制御テーブルの他の 例の説明図である。

「符号の説明】


1…共通バッファ型スイッチ、2…セル多重部、3…信 青線、4…共通バッファ、5…信号線、6…セル分配 部、7…ルーティング情報帳近インタフェース線、8… 共通バッファ制御部、9…朝御信号線、10…空巻テド レスFIFG、11<sub>1</sub>。 ~ 11<sub>1</sub> …セルバッファアドレス ボインタFIFO、12…デーンル絡桁部(第 10格階) 部), 13…セルテーブル格納部(第2の格納部), F T…FIFO割り当てテーブル, ST…セル読み出し制

2:均等制算

御テーブル。



— 2:均等制御



フロントページの続き

(72)発明者 大谷 嗣朗

神奈川県秦野市堀山下1番地 株式会社日 立インフォメーションテクノロジー内

(72)発明者 須貝 和雄

神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 伊勢 省二

神奈川県秦野市堀山下1番地 株式会社日 立インフォメーションテクノロジー内

(72)発明者 河村 秀典

神奈川県秦野市堀山下1番地 株式会社日 立インフォメーションテクノロジー内